## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-231547

(43)Date of publication of application: 19.08.1994

(51)Int.CI.

G11B 20/14

(21)Application number: 05-015000

(71)Applicant: PIONEER ELECTRON CORP

(22)Date of filing:

01.02.1993


(72)Inventor: HAYASHI HIDEKI

#### (54) DIGITAL SIGNAL REPRODUCER

#### (57)Abstract:

PURPOSE: To correct a sampling clock by detecting a section in which a sampled value obtained by sampling a read signal is continuously increased or decreased for a predetermined time.

CONSTITUTION: A pattern detector 33 supplies, when a data row pattern of a sampled value (q) varying by continuously increasing or decreasing from a sampled value (q) to be supplied is detected, a detection flag (r) of a logic [1] to a level detector 34. Further, the detector 33 supplies a decision flag (s) of a logic [0], when a data row pattern of a sampled value (q) varying by continuously increasing is detected, and a decision flag (s) of a logic [1], when a data row pattern of a sampled value (q) varying by continuously decreasing is detected, to a polarity switching circuit 35. For example, it detects a section in which 3 clocks of sampled clocks are continuously increased or decreased, and corrects a phase of the sampled clock based on the sampled value obtained at an intermediate point of the section.



#### LEGAL STATUS

[Date of request for examination]

17.01.2000

[Date of sending the examiner's decision of

25.11.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Date of extinction of right

Searching PAJ 페이지 2 / 2

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-231547

(43)公開日 平成6年(1994)8月19日

(51) Int. C1. 5

識別記号

庁内整理番号

FΙ

技術表示箇所

G11B 20/14

351

A 7736-5D

審査請求 未請求 請求項の数1 OL (全7頁)

(21)出願番号

特願平5-15000

(22)出願日

平成5年(1993)2月1日

(71)出願人 000005016

パイオニア株式会社

東京都目黒区目黒1丁目4番1号

(72)発明者 林 英樹 ^

埼玉県鶴ヶ島市富士見6丁目1番1号パイ

オニア株式会社総合研究所内


(74)代理人 弁理士 藤村 元彦

#### (54) 【発明の名称】ディジタル信号再生装置

### (57)【要約】

【目的】 3値もしくは5値の読取信号からサンプリングクロックの位相補正が可能なディジタル信号再生装置を提供することを目的とする。

【構成】 読取信号をサンプリングして得られたサンプル値が所定時間に亘り連続増加もしくは連続減少する区間を検出し、この検出区間の中間点にて得られたサンプル値に基づいてサンプリングクロックの位相補正を行う。



#### 【特許請求の範囲】

【請求項1】 ディジタル信号が記録されている記録媒 体から読取られる読取信号からディジタル信号を再生す るディジタル信号再生装置であって、

前記読取信号をサンプリングクロックのタイミングにて 順次サンプリングしてディジタルのサンプル値に変換す るA/D変換器と、

前記サンプル値が所定時間に亘り連続増加もしくは連続 減少する区間を検出する検出手段と、

前記検出手段による検出区間の中間点において得られた 10 前記サンプル値の大きさに応じたレベルを有する位相誤 差信号を生成する位相誤差信号生成手段と、

前記位相誤差信号のレベルに基づいて位相補正したクロ ックを前記サンプリングクロックとして発生するクロッ ク発生手段とを有することを特徴とするディジタル信号 再生装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、記録媒体に記録されて いるディジタル信号の再生装置に関する。

[0002]

【従来の技術】記録媒体から読取られた読取信号の信号 レベルと所定スライスレベルとの電圧比較を行ない、こ のスライスレベルを閾値としてディジタルデータの

「1」及び「0」の再生を行うディジタル信号再生装置 が知られている。図1にディジタル信号再生装置の従来 例の構成、図2にかかる構成の回路による動作の一例を 示す。

【0003】記録媒体から読取られた読取信号(a)は コンパレータ1に供給される。コンパレータ1は、読取 30 信号(a)のレベルとスライスレベル(b)とのレベル 比較を行ない、読取信号 (a) がスライスレベル (b) 以上であるときは高レベル「1」、読取信号(a)がス ライスレベル (b) 未満であるときは低レベル「0」の 2値信号(c)を判定回路2及びクロック発生回路3に 供給する。クロック発生回路3は、2値信号(c)のエ ッジタイミングと位相同期したクロック(d)を発生す る。判定回路2は、コンパレータ1から出力された2値 信号(c)をクロック発生回路3から供給されるクロッ ー夕出力(e)を出力する。

【0004】以上の如く、従来のディジタル信号再生装 置においては、読取信号と所定スライスレベルとの交錯 点にサンプリングクロックの位相を合わせる構成として いる。よって、このサンプリングクロックは、読取信号 が「1」から「0」もしくは「0」から「1」へ変化す る際の中間のタイミング、すなわち読取信号の信号レベ ルがこの読取信号自体がもつ最大振幅の中心レベルとな るタイミングに位相同期することになり、読取信号に対 して正確なタイミングでサンプリングすることが可能と 50

なる。

【0005】しかしながら、読取信号が3値、5値等の 多値信号となるパーシャルレスポンス方式を採用した再 生装置においては、読取信号が最大振巾の中心レベル付 近で変化せず、平坦な波形となることがある。このよう な場合、読取信号と所定スライスレベルは無数の交錯点 を持つことになり、正しくサンプリングロックの位相補 正ができないという問題があった。

[0006]

【発明が解決しようとする課題】本発明は、かかる問題 を解決すべくなされたものであり、読取信号が3値、5 値等の多値信号となるパーシャルレスポンス方式におい てもサンプリングクロックの位相補正が可能なディジタ ル信号再生装置を提供することを目的とする。

[0007]

20

【課題を解決するための手段】ディジタル信号が記録さ れている記録媒体から読取られる読取信号からディジタ ル信号を再生するディジタル信号再生装置であって、前 記読取信号をサンプリングクロックのタイミングにて順 次サンプリングしてディジタルのサンプル値に変換する A/D変換器と、前記サンプル値が所定時間に亘り連続 増加もしくは連続減少する区間を検出する検出手段と、 前記検出手段による検出区間の中間点において得られた 前記サンプル値の大きさに応じたレベルを有する位相誤 差信号を生成する位相誤差信号生成手段と、前記位相誤 差信号のレベルに基づいて位相補正したクロックを前記 サンプリングクロックとして発生するクロック発生手段 とを有する。

[0008]

【作用】読取信号をサンプリングして得られたサンプル 値が所定時間に亘り連続増加もしくは連続減少する区間 を検出し、この区間の中間点にて得られたサンプル値に 基づいてサンプリングクロックの位相補正を行う。

[0009]

【実施例】以下、本発明の実施例について説明する。図 3に本発明によるディジタル信号再生装置の構成を示 す。図において、A/D変換器31は、供給された読取 信号(p)をクロック発生回路36から供給されるサン **プリングクロック(v)のタイミングにてサンプリング** ク(d)のタイミングでサンプリングし、ディジタルデ 40 し、ディジタル値のサンプル値(q)を判定回路32、 パターン検出回路33及びレベル検出回路34に夫々供 給する。判定回路32は、サンプリングクロック(v) のタイミングにてサンプル値(a)を取り込み、取り込 んだサンプル値(q)を用いて元のディジタルデータ信 号を推定して出力する。この判定回路32は、例えばビ タビ復号回路などからなり、供給されるサンプル値

(g) の前後関係から、所定のアルゴリズムを用いて誤 り率の低いデータを選出して出力する。 パターン検出 回路33は、供給されるサンプル値(q)から、連続増 加もしくは連続減少にて変化するサンプル値(a)のデ

10

ータ列パターンを検出した時に論理「1」の検出フラグ (r)をレベル検出回路34に供給する。又、パターン 検出回路33は、連続増加にて変化するサンプル値

(q)のデータ列パターンを検出した時に論理「0」、 連続減少にて変化するサンプル値(q)のデータ列パタ ーンを検出した時に論理「1」の判定フラグ(s)を極 性切換回路35に供給する。レベル検出回路34は、A /D変換器31から供給されるサンプル値(q)の内、 検出フラグ(r)が論理「1」の際に供給されたサンプ ル値(g)のみを通過させ、サンプルレベル信号(t) として極性切換回路35に供給する。極性切換回路35 は、判定フラグ(s)が「O」の時は供給されたサンプ ルレベル信号(t)を位相誤差信号(u)としてクロッ ク発生回路36に供給し、判定フラグ(s)が「1」で ある時は供給されたサンプルレベル信号(t)の極性を 反転させた信号を位相誤差信号(u)としてクロック発 生回路36に供給する。クロック発生回路36は、位相 誤差信号(u)にて位相補正されたサンプリングクロッ ク(v)を発生して、A/D変換器31、判定回路3 2、パターン検出回路33及びレベル検出回路34に夫 20 々供給する。

【0010】次に、パターン検出回路33の内部構成に ついて説明する。コンパレータC1は、供給されたサン プル値(q)を2つの閾値x0及びx1にて、例えば

「0」、「1」、「2」の3値に変換し、変換した3値 信号をフリップフロップF1及びパターン検出ゲート回 路G1のA1端子に夫々供給する。フリップフロップF 1は、供給された3値信号をサンプリングクロック

(v) のタイミングにて取り込み、フリップフロップF 2及びパターン検出ゲート回路G1のA2端子に夫々供 30 給する。フリップフロップF2は、フリップフロップF 1から供給された3値信号をサンプリングクロック

(v) のタイミングにて取り込み、パターン検出ゲート 回路G1のA3端子に供給する。以上の如き構成によ り、パターン検出ゲート回路G1のA1、A2及びA3 端子には、A/D変換器31から連続して供給される3 個のサンプル値(q)を3値化した信号が供給される。 パターン検出ゲート回路G1は、例えば図4に示される 真理値表に基づいて構成されるゲート回路であり、その 「A1、A2、A3」端子に、「0、1、2」もしくは 40 「2、1、0」の3値信号パターンが供給された場合に のみ論理「1」の検出フラグ(r)を出力する。又、

「A1、A2、A3」端子に、「0、1、2」の3値信 号パターンが供給された場合にのみ論理「1」の判定フ ラグ(s)を出力する。すなわち、パターン検出回路3 3は、連続して供給される3個のサンプル値(q)を3 値化した信号を常時監視し、3値信号としての連続増加 を示す「2、1、0」なるデータ列、もしくは連続減少 を示す「0、1、2」なるデータ列の検出を行って論理

が連続減少を示す「0、1、2」である時は、論理 「1」の判定フラグ(s)を出力する。

【0011】次に、レベル検出回路34の内部構成につ いて説明する。フリップフロップF3は、供給されたサ ンプル値(q)をサンプリングクロック(v)のタイミ ングにて取り込みゲート回路G2に供給する。ゲート回 路G2は、検出フラグ(r)が論理「1」の時のみ、フ リップフロップF3から供給されるサンプル値(g)を 通過せしめてサンプルレベル信号(t)として出力す る。

【0012】以上の如き、パターン検出回路33及びレ ベル検出回路34の構成により、サンプル値(q)が所 定時間(上述の実施例においては、サンプリングクロッ ク3クロック分)に亘り連続増加もしくは連続減少した 区間を検出し、検出した区間の中間点で得られたサンプ ル値をサンプルレベル信号(t)として出力する。次 に、極性切換回路35の内部構成について説明する。

【0013】レベル検出回路34から供給されたサンプ ルレベル信号(t)は、マルチプレクサ35aのA端 子、及び正/負反転回路35bに夫々供給される。正/ 負反転回路35bは、供給されたサンプルレベル信号

(t)の値の極性(マイナス/プラス)を反転させた信 号をマルチプレクサ35aのB端子に供給する。マルチ プレクサ35aは、そのS端子に供給された判定フラグ (s)が「0」の時は、マルチプレクサ35aのA端子 に供給された信号を選択して位相誤差信号(u)として 出力し、判定フラグ(s)が「1」の時は、マルチプレ クサ35aのB端子に供給された信号を選択して位相誤 差信号(u)として出力する。すなわち、判定フラグ

たサンプルレベル信号(t)がそのまま位相誤差信号 (u) として出力され、判定フラグ (s) が「1」の時. はサンプルレベル信号(t)の極性を反転したものが位 相誤差信号(u)として出力される。

(s)が「0」の時はレベル検出回路34から供給され

【0014】次に、クロック発生回路36の構成を示 す。D/A変換回路36aは、極性切換回路35から供 給された位相誤差信号(u)をアナログ電圧に変換して ローパスフィルタ36bに供給する。ローパスフィルタ 36 bは、供給されたアナログ電圧を平均化してVCO 36 cに供給する。 VCO36 cは、ローパスフィルタ 36 bから供給された平均アナログ電圧に応じた発振周 波数を有するサンプリングクロック(v)を発生出力す る。以上の如き構成により、クロック発生回路36は位 相誤差信号(u)に応じて位相補正したサンプリングク ロック(v)を出力する。

【0015】次に、図3の本発明によるディジタル信号 再生装置の動作を図5の動作図を参照して説明する。図 中の符号は図3に示された本発明のディジタル信号再生 装置の各部の出力信号を示すものであり、図3と同一信 「1」の検出フラグ(r)を出力し、この際、データ列 50 号には同一符号が付されている。図において、レベル

(4)

「Po」を中心として振幅する読取信号(p)がA/D 変換器31に供給される。A/D変換器31は、供給さ れた読取信号(p)をサンプリングクロック(v)のタ イミングにて取り込んでディジタルサンプル値に変換し たK1~K12のサンプル値(q)を出力する。パターン 検出回路33のコンパレータC1は、供給されたサンプ ル値(q)が閾値x0未満の場合は「0」、閾値x0以上 x1未満の場合は「1」、閾値x1以上の場合は「2」の 3値に変換した3値信号を出力する。フリップフロップ F1及びF2は、コンパレータC1から供給された3値 10 信号をサンプリングクロック(v)のタイミングにてシ フトしつつ出力する。パターン検出ゲート回路 G 1 は、 コンパレータC1、フリップフロップF1及びF2の出 力が「2、1、0」もしくは「0、1、2」となった時 点において論理「1」の検出フラグ(r)を出力する。 又、コンパレータC1、フリップフロップF1及びF2 の出力が「0、1、2」となった時点において論理 「1」の判定フラグ(s)を出力する。フリップフロッ プF3は、A/D変換器31から供給されるKI~K12 のサンプル値(q)を1サンプリングクロック分だけ遅 20 延して出力する。ゲート回路G2は、フリップフロップ F3から供給されるK1~K12のサンプル値(q)の 内、論理「1」の検出フラグ (r) が供給されている時 点におけるサンプル値K3、K5及びK8のみをサンプル レベル信号(t)として出力する。極性切換回路35 は、サンプルレベル信号(t)として供給されたサンプ ル値K3、K5及びK8の内、論理「1」の判定フラグ (s) が供給されている時点におけるサンプル値K5の み、その極性を反転させて、夫々位相誤差信号(u)と して出力する。クロック発生回路36は、位相誤差信号 30 (u)にてサンプリングクロック(v)の位相補正を行 う。

【0016】以上の如く、パターン検出回路33、レベ ル検出回路34及び極性切換回路35により、サンプル 値(q)がサンプリングクロック(v)の3クロック分 の区間に亘り連続増加もしくは連続減少したことを検出 し、この区間のサンプル値の内、上述の3クロック分の 2クロック目、すなわち3クロック分の区間の中間点に て得られたサンプル値を位相誤差信号(u)として出力 する。

【0017】次に、位相誤差信号(u)によるサンプリ ングクロック(v)の位相補正動作を図6を参照しつつ 説明する。図においては、読取信号(p)から連続増加 {図(a) ないし(c)} もしくは連続減少 {図(d) ないし(f) } を示すサンプル値(q1)、(q2)及び (q3) がA/D変換器31から出力された場合を示 す。この際、図(a)ないし(c)の場合、読取信号 (p) が連続増加を示すものであるため、このサンプル 値の内、中心時点で得られたサンプル値(q2)が位相 麒差信号(u)としてクロック発生回路36に供給され 50 イミングでサンプリングされているので、サンプル値

る。又、図(d)ないし(f)の場合、読取信号(p) が連続減少を示すものであるため、このサンプル値の 内、中心時点で得られたサンブル値(q2)の極性を反 転した信号が位相誤差信号(u)としてクロック発生回 路36に供給される。尚、図中の破線は、クロック発生 回路36が発生する正常位相時のサンプリングクロック (v)のタイミング位置を示す。また、図中の一点鎖線 はサンプル値の中心レベルQを示しており、このレベル Qと位相誤差信号(u)のレベル差に応じてサンプリン グクロック(v)の位相補正動作が行われる。

【0018】 先ず、図6(a)においては、サンプル値 (q1)、(q2)、(q3)は正常なタイミングでサン プリングされているので、サンプル値(q2)は一点鎖 線で示される所定レベルQと等しくなる。従って、クロ ック発生回路36には、位相誤差信号(u)として、こ の所定レベルQが供給されることになる。よって、クロ ック発生回路36は現状の位相にてサンプリングクロッ ク(v)の発生を行う。

【0019】次に、図6(b)においては、サンプル値 (q1)、(q2)、(q3) は正常な位置よりも早い夕 イミングでサンプリングされているので、サンプル値 (q2) は一点鎖線で示される所定レベルQよりも小な る値となる。従って、クロック発生回路36には、位相 **諛差信号(u)として、この所定レベルQよりもサンプ** ル値(q2)の分だけ少ない値が供給されることにな る。よって、この際、クロック発生回路36は、サンプ ル値(q2)に応じた分だけ位相を遅らせたサンプリン グクロック(v)の発生を行い、クロックの位相進みを 補正する。

【0020】次に、図6(c)においては、サンプル値 (q1)、(q2)、(q3) は正常な位置よりも遅い夕 イミングでサンプリングされているので、サンプル値 (q2) は一点鎖線で示される所定レベルQよりも大な る値となる。従って、クロック発生回路36には、位相 誤差信号(u)として、この所定レベルQよりも大なる 値が供給されることになる。よって、この際、クロック 発生回路36は、サンプル値(a2)に応じた分だけ位 相を進ませたサンプリングクロック(v)の発生を行 い、クロックの位相遅れを補正する。

【0021】次に、図6(d)においては、サンプル値 (q1)、(q2)、(q3)は正常なタイミングでサン プリングされているので、サンプル値(q2)は一点鎖 線で示される所定レベルQと等しくなる。従って、クロ ック発生回路36には、位相誤差信号(u)として、こ の所定レベルQが供給されることになる。よって、クロ ック発生回路36は現状の位相にてサンプリングクロッ ク(v)の発生を行う。

【0022】次に、図6(e)においては、サンプル値 (q1)、(q2)、(q3) は正常な位置よりも早い夕

(q2) は一点鎖線で示される所定レベルQよりも大な 。 る値となる。ここで、サンプル値 (q1) 、 (q2) 、 (q3) は、連続減少を示すものであるため、このサン

プル値(Q2)の極性を反転した信号が位相誤差信号(u)としてクロック発生回路36に供給される。従って、クロック発生回路36には、位相誤差信号(u)として、この所定レベルQよりもサンプル値(Q2)の分だけ少ない値が供給されることになる。よって、この際、クロック発生回路36は、サンプル値(Q2)に応じた分だけ位相を遅らせたサンプリングクロック(v)の発生を行い、クロックの位相進みを補正する。

【0023】次に、図6(f)においては、サンプル値 (q1)、(q2)、(q3)は正常な位置よりも遅いタ 値、5 値 (q2)は一点鎖線で示される所定レベルQよりも大な る値となる。ここで、サンプル値 (q1)、(q2)、(q3)は、連続減少を示すものであるため、このサンプル値 (q2)の極性を反転した信号が位相誤差信号 (u)としてクロック発生回路36に供給される。従って、クロック発生回路36には、位相誤差信号(u)と 20 示す図。して、この所定レベルQよりも大なる値が供給されることになる。よって、この際、クロック発生回路36は、 図3】とになる。よって、この際、クロック発生回路36は、 図。サンプル値 (q2)に応じた分だけ位相を進ませたサン 【図4】

【0024】尚、上述の実施例においては、記録媒体に3値信号が記録されている場合について説明したがこの3値に限定されるものではない。例えば、記録媒体に[-2,-1,0,1,2] なる5 値信号が記録されている場合は、パターン検出回路33のコンパレータC1 は、サンプル値 (q) からこの5 値信号を判定するものとなる。さらに、パターン検出回路33は、この5 値信

プリングクロック(v)の発生を行い、クロックの位相

遅れを補正する。

号において、連続増加を示す「-2、-1、0」、「-1、0、1」、「0、1、2」及び連続減少を示す「2、1、0]、「1、0、-1]、「0、-1、-2」なるデータ列パターンを検出する構成となる。【0025】

【発明の効果】以上の如く本発明によるディジタル信号 再生装置は、読取信号をサンプリングして得られたサン プル値が所定時間に亘り連続増加もしくは連続減少する 区間を検出し、この検出区間の中間点にて得られたサン プル値に基づいてサンプリングクロックの位相補正を行 う構成としている。

【0026】よって、本発明によれば、読取信号が3値、5値等の多値信号となるパーシャルレスポンス方式を採用した再生装置においても、読取信号の振幅の中心に位相同期したサンプリングクロックにてディジタル信号の再生が可能となる。

#### 【図面の簡単な説明】

【図1】従来のディジタル信号再生装置の構成図。

【図2】従来のディジタル信号再生装置における動作を 示す図。

【図3】本発明によるディジタル信号再生装置の構成 図。

【図4】パターン検出ゲート回路G1の真理値表を示す 図.

【図5】本発明によるディジタル信号再生装置の動作を 示す図。


【図6】本発明によるクロック位相補正動作を示す図。 【主要部分の符号の説明】

33 パターン検出回路


) 34 レベル検出回路

35 極性切換回路


【図1】



【図2】




. 【図3】



【図4】

A1	A 2	А3	r	8
0	0	0		
0	0	1		
0	0	2	0	0
0	1	0		
0	1	0		
0	1	1	l., ,	
0	1	2	1	1
0	2	0		
	ł		0	0
2	0	2		
2 2	1	0	1	٥
2	1	1		
	ł		0	0
2	2	2		

【図5】



[図6]

